继电保护装置送检整改记录

本文记录了前段时间进行检验整改的思路及过程，为避免不必要的问题，文中人名、产品名均为化名。

前言

　　2017年11月下旬，我与A工出发到外地，在B实验室对11月初送检的“C装置”进行未通过试验项目的整改。经过半个月的整改，已成功通过各项检测试验。通过此文记录所有整改思路及方案，包括有效、疑似有效及无效的整改方案，以积累经验便于后续产品的开发。

项目1：电流显示不准确

具体问题描述

　　当测试电流为50A的时候，保护装置上仅显示46.7A，超过0.5级精度的要求。

前期原因分析

　　电流测量回路的运算放大器放大倍数为2倍，当输入电流接近50A时，通过运算放大器进入CPU的值超过了量程，造成计算结果产生误差。

解决思路

1. 在不拆开的情况下，调整校准参数把测量精度降低到接近0.5级最大误差位置，使得50A时精度满足0.5级要求。优势是各档位（5A、20A、50A）都能符合0.5级精度要求，缺陷是误差都会达到最大。
2. 直接修改企业标准，把企业标准上设定的最大电流从50A降到40A或45A。优势是不用直接做处理，缺陷是影响产品在报告中的性能体现。
3. 在能拆开的情况下，通过调整运算放大器下面的电阻，将放大倍数修改为1倍（即不放大），从而直接加大了整体测量范围。此为最优方案。

最终整改

　　经过电气性能测试工程师D工的现场允许下，最终采用第3个解决方案，调整放大倍数增加测量量程，完成本项试验整改。

项目2：电快速瞬变脉冲群抗扰度检验

具体问题描述

　　在进行电快速瞬变脉冲群抗扰度检验时，发生保护装置误动以及重启的现象。具体情况是，在电流回路施加脉冲群的时候，经过一定时间会产生电流速断误动；在电压回路施加脉冲群的时候，偶尔会造成低电压误动，此外还造成设备重启（或者不重启但设备程序跑飞卡死）的情况。

第一次整改方案

　　由于我与EMC试验工程师E工在电话中沟通不明晰，没有明确具体施加回路，导致在跟A工反馈时误认为是在电源回路施加脉冲群出现问题，所以前期解决思路都是针对电源回路做分析。也造成了后续到现场需要再次整理整改方案的被动。

　　推测是装置所用的电源模块不能有效去除脉冲群影响，对此提出一系列整改方案：

1. 在电源模块的5V、GND输出端串联EFT脉冲群抑制器FT-AX1D（如有需要，在24V输出端也串上一个），用于抑制电源回路进来的脉冲群干扰。
2. 将CPU外的SP706低电压监测复位芯片从SP706T替换为SP706R，作用是将低电压复位阀值从3.08V降低至2.63V，从而减少因电源干扰造成的复位现象。
3. 在上述两项整改均不起作用时，将CPU用铜箔覆盖并接PE地，增强CPU抗干扰能力。
4. 在SP706低电压监测复位芯片的电源和复位引脚均并联上100uF/16V的电解电容。
5. 在5V、3.3V端也并联上100uF/16V的电解电容。
6. 直接在220V输入端增加MTES1-1A脉冲群抑制器。

　　在现场整改时执行了上述1、2条整改方案，但由于原因并不在电源回路上，所以这个整改并不生效。经过与E工的沟通，发现之前未做整改时电源回路就已经能通过试验了。

第二次整改方案

　　在参考之前送检通过的样机之后，推测是电压互感器抗干扰能力不足造成干扰信号耦合进入CPU。联系互感器厂家后，互感器厂家总工表示之前使用的是普通互感器，如果要进行EMC检验应该换成同型号专门处理过的互感器。所以A工当即下单采购该互感器用于替换。

　　另外，推测是运算放大器的1.65V基准源处受到干扰，以及电流、电压互感器输出端受到干扰，造成了误动的问题。电磁兼容中心的F主任建议我们可以考虑增加磁环滤除干扰，另外接地方式上也要做相应的修改。

　　最终整理出如下整改方案：

1. 更换电压互感器为送检的特制版本。
2. 在电流和电压互感器的输出端增加三端电容与磁珠。
3. 在电流互感器和电压互感器的输入端绕上磁环。
4. 在1.65V基准源处并联上100uF/16V电解电容。
5. 把CPU的地与外壳PE地从原先的通过电容连接改为直接浮空不连接。

　　经过这样的整改后，设备不再出现程序跑飞和重启的情况，也不再出现低电压误动的情况。但是不管是在电流回路还是电压回路施加脉冲群，都还是会造成电流速断的误动。

第三次整改方案

　　经过上轮整改后，试验中观察电流和电压的检测值都非常准确，所以排除了是运算放大器1.65V基准源的问题。咨询F主任后他指出，我们绕磁环的方式并不正确，没有区别开输入和输出，所以并不起作用，同时给了我们另外的柱状磁环进行测试。

　　同时A工想起此版本PCB与之前的版本有个较大区别的地方是模拟信号地（AGND）与数字信号地（DGND）是通过磁珠来连接，而之前的版本是通过小片敷铜直接连接的。另外在网上跟我司顾问G老师咨询时，他也指出“接地必须无阻抗”，而通过磁珠连接会在模拟地与数字地不平衡时产生感抗，从而影响CPU造成误动。

　　由此思路整理出如下整改方案：

1. 将AGND与DGND之间相连的磁珠去掉，改成用0Ω电阻相连，同时另外找几处AGND与DGND相近的地方一并用短接。
2. 在电流回路与电压回路输入线上绕上柱状磁环。
3. 将CPU的地与外壳PE地从此前的浮空改为直接短接。
4. 将上轮整改替换后的互感器包上铜箔并将铜箔接PE地，尽量去除辐射干扰。

　　经过这样整改后，成功通过各条回路的电快速瞬变脉冲群抗扰度试验，完成所有检验。

整改小结

　　经过几轮整改，总结分析出下列方案。

确认有效的整改方案：

1. 将AGND与DGND采用0Ω电阻相连，去除阻抗。
2. 在电流互感器输入线路上绕上柱状磁环。
3. 将电压互感器更换为厂家针对送检特制的版本。

疑似有效的整改方案：

1. 在电流互感器和电压互感器输出端增加三端电容。
2. 给电流互感器和电压互感器包上铜箔防止辐射干扰。
3. 在电压互感器输入端绕小磁环。

确认无效的整改方案及分析：

1. 将CPU的地与外壳PE地直接短接。这个整改处理在实际使用和其他项目上会造成反效果，特别是在静电试验上，对外壳打击静电很有可能通过这个短接影响到内部。而本次试验并没有产生反效果，一个原因是我们不需要重新测试其他项目，另外一个原因是实验室的大地是比较干净的大地，而现场的大地可能会有别的什么设备泄放造成干扰。所以实际产品和送检不应将CPU地与外壳PE地直接短接，还是应该通过安规电容或压敏电阻连接。
2. 在电压回路线上增加柱状磁环。在我们进行完第三次整改通过后，去掉电压回路线上的柱状磁环重新试验并未复现重启、误动等现象，所以在此认为该项整改不起作用。

后记

　　经过本次送检整改经历，学习到了很多相关的处理经验，特别是从A工身上学到很多分解处理问题的步骤和方法，受益颇多，深表敬意！同时也得到了B实验室F主任、E工、D工的大力支持，一并致谢！

　　在此将本次出差整改的过程记录下来，为以后做产品开发和维护积累经验。